青岛科技大学计算机组成原理计算机组成原理试卷(计算机)2011b 7页

内部资料，转载请注明出处，谢谢合作。O20H・2012学年J_学期计算机组成原理（B）课程考试试题拟题学院（系）：信息科学技术学院拟题人：胡乃平暫适用专业：计算机科学与技术校对人:（答案写在答题纸上，写在试题纸上无效〉OI一、选择题（60分，每小题2分〉I1、通常划分计算机发展时代是以—为标准的。A.所用的电子器件B.运算速度C.计算机结构D.所用语言|2、指令系统采用不同寻址方式的目的是—o|A.实现存储程序和程序控制|B.缩短指令长度，扩大寻址空间，提高编程灵活性：C.可直接访问外存"D•提供扩展操作码的可能并降低指令译码的难度平3、计算机中表示地址时使用—。A.无符号数B.原码C.反码D.补码4、下列选项中的英文缩写均为总线标准的是A：PCI、CRT.USB、EISAB：ISA、CPI、VESA>EISAiC：ISA、SCSI、RAM、MIPSD：ISA、EISA、PCI、PCI-Express|5、信息只能用一条传输线，其采用脉冲传输的方式称为—OA.串行传输B.并行传输C.并行传输D.分式传输[6、下列对PCI总线的描述，不正确的是—。|A.PCI总线是一个与处理器无关的高速外围总线[B.PCI总线的基本传输机制是猝发式传送哥C.PCI设备不一定是主设备[D.系统中只允许有一条PCI总线|7、假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次,O其中访问Cache缺失（未命中）50次，贝JCache的命中率是A.5%B.9.5%C.50%D.95%8、若一台计算机的字长为4个字节，则表明该机器A.能处理的数值最大为4位十进制B.能处理的数值最最多由4位二进制组成\nA.在CPU中能够作为一个整体处理32位的二进制代码B.在CPU中运算的结果最大为F9、下列关于存储器的说法正确的是—A.CPU访存时间由存储器的容量决定B.ROM和RAM在存储器中是统一编址的C.ROM中任一单元可以随机性访问D.DRAM是破坏性读出，因此需要读后重写10、4位机器内码数值代码，他所表示的十进制真值为—A.8B.-10C.-7D.1611、在以下寻址方式中，哪一种可以缩短地址字段的长度—oA.堆栈寻址B.间接寻址C.寄存器寻址D.立即寻址12、下面关于CISC和RISC指令的说明，不正确的是A.CISC指令功能强，但研制周期长；RISC指令长度B.CISC指令功能弱，但研制周期短；RISC指令长度C.RISC指令只有取/存数指令访问存储器，其他指令的操作在寄存器之间进行D.CISC指令数目多，指令格式种类多；RISC指令数目少，指令种类少13、下列存储器中，汇编语言程序员可见的是A存储器地址寄存器(MAR)B程序计数器(PC)C存储器数据寄存器(MDR)D指令寄存器(IR)14、构成运算器需要多个部件，—不是构成运算器的部件。A.加法器B.累加器C.地址寄存器D.ALU(算术逻辑部件)15、指令中的地址结构是指—。A.指令中采用的几种寻址方式B.指令中如何指名寻址方式C.指令中给出的几个地址D.地址段占多少位16、对8位补码操作数(A5)16,进行二位算术右移的结果为。A.(D2)16B.(52)16C・(E9)I6D.(69)1617、某机的主存为64Kxl6位，若采用单字长、单地址指令，共60条，采用直接、间接、变址等寻址方式设计指令格式，那么它们对应的寻址范围为。A.256单元、64K、64KB.512单元、64、64C.256单元、64、64KD.256单元、64>6418、下面关于指令周期.机器周期、时钟周期的说法，不正确的是—oA.指令周期是指完成一条指令所需的时间，包括取指令、分析指令、执行指令所需的全部时间。B.机器周期划分为几个不同的阶段，每个阶段所需的时间称为指令周期。\nA.时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。B.每个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组\n成。19、为了提高计算机的性能，采用Cache.虚拟存储器等多项技术。—不属于Cache的特征。A.为了提高速度全部用硬件实现B.可以显著提高计算机的主存速度C.可以显著提高计算机的主存容量D.对程序员是透明的20、由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常—来规定。A.主存中读取一个指令字的最短时间B.主存中读取一个数据字的最长时间C.主存中写入一个数据字的平均时间D.主存中读取一个数据字的平均时间21、下面关于主存储器性能说法中，不正确的是A.衡量一个主存储器的性能指标主要有主存容量，存储器存取时间和存储周期A.指令中地址码的位数决定了主存储器可以直接寻址的空间B.存储器存取时间是指从启动一次存储器操作到完成该操作的时间C.存储周期是指连续启动两次独立的存储器操作所需的时间间隔的最小时间，通常存储周期略小于存取时间，其差别主要与主存储器的物理实现细节有关。22、己知［X/2］补二C6H,计算机的机器字长为8位二进制编码，则［X］补二。A.8CHB.18HC.E3HD.F1H23、在—的微型计算机系统中，外设可和主存储器单元统一编址，因此可以不使用I/O指令。A.单总线B.双总线C.三总线D.多总线24、在浮点加减运算中。A.阶码部分与尾数部分分别进行加减运算B.阶码与尾数作为一个整体相加减C.阶码对齐后，尾数相加减D.尾数单独加减，取两数中最大阶码作为结果的阶码值25、下列选项中，能引起外部中断的事件是A键盘输入B除数为0C浮点运算下溢D访存缺页26、在微型计算机中，采用中断方式的优点之一是A.简单且容易实现B.CPU可以不工作C.可实时响应突发事件D.传送速度］:快27、下面关于浮点运算器的描述中，正确的是—;A.浮点运算器可以用阶码部件和尾数部件实现。\nA.阶码部件可实现加、减、乘、除四种运算。B.阶码部件不进行阶码相加，相减和比较运算操作。\nA.尾数部件只能进行乘法和减法运算。28、在CPU中，保存当前正在执行的指令的寄存器为—；算术逻辑运算的结果通常放在—或中。A.指令寄存器，数据寄存器，累加器B.地址寄存器，程序计数器，数据寄存器C.指令寄存器，通用寄存器，累加器D.地址寄存器，程序计数器，累加器29、信息可以在两个方向上同时传输的总线属于—A.单工总线B.半双工总线C.全双工总线D.单向总线30、下列关于串行加法器与并行加法器的描述中，不正确的是。A.相对并行进位，串行进行的处理速度较慢B.串行加法器只有一个全加器，并行加法器有多个全加器Co若釆用并行加法器的分组并行进位方式，那么在组间可采用串行进位方式A.并行加法器的并行进位方式容易实现二、综合题（40分）1、（6分）设机器数字长为8位，若A=+15,B=-24,求［A+B］补并还原成真值。2、（9分）某CPU的16位单字长指令格式如下：其中：OPMID•D为形式地址，用补码表示（其中1位符号位）；•I为直接/间接寻址方式:1=1为间接寻址方式，1=0为直接寻址方式；•M为寻址方式：0为直接寻址，1为基址寻址，2为相对寻址，3为立即寻址。设PC和Rb分别为指令计数器和基地址寄存器，E为有效地址，请回答以下问题:（1）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少？（2）在非间接寻址情况下，写出计算各有效地址的表达式；（3）间接寻址时，寻址范围是多少？3、（10分）用ROM芯片（4Kx4位/片）和RAM芯片（2Kx8位/片）组成一个半导体存储器，按字节编址。该存储器ROM区的容量为16KB,RAM区的容量为10KB。（1）组成该存储器需要多少块ROM芯片和多少块RAM芯片？（2）该存储器一共需要多少根地址线？ROM芯片、RAM芯片各需要连入哪几根地址线?（3）需要设置多少个片选信号?4、（15分）已知单总线计算机结构如图所示，其中M为主存，AX和BX为寄存器，XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存器。假设指令地址已存于PC中，给出ADDAX,BX指令周期信息流程和相应的控制信号。\n说明：(1)ADD(AX),BX的功能是将BX中的数据和AX的内容所指的主存单元的数据相加，并将结果送到BXo(2)寄存器的输入和输出均采用控制信号控制，如PG表示PC的输入控制信号,MDR0表示MDR的输出控制信号。(3)凡是需要经过总线实现寄存器之间的传送，都需要注明，(PC)—>MAR,相应的控制信号为PC。和MARioALUKi地址加法器v+LATCH▼EAR下表给岀了上述指令取值和译码阶段每个节拍(时钟周期)的功能和有效控制信号，请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。时钟功能有效控制信号C1MAR—(PC)PC。，MARiC2MDR—M(MAR)PC—(PC)+1MAR。，错误味找到引用源。=1,MDRjPC+1C3IR—(MDR)MDRO,IRjC4指令译码无